研究内容

随机序列是虽然具有一定的统计学规律，但它是抽样值不能事先确定的数。实际中产生的随机序列不是绝对随机序列，是相对的，称为“伪随机序列[10]。”伪随机序列发生器在扩频通信、信息加密和系统测试等领域中有着广泛的应用。

为了提高伪随机序列性能，近几年对于移位型计数器状态利用率的研究有不少报道，或是采用修改线性反馈网络函数方法，或是利用触发器的直接置位，复位端使计数器进入有效循环。本文通过设计非线性反馈移位寄存器的反馈网络函数而将移位型计数器的全部状态加以利用，从而得到全状态伪随机序列。

一个一般的线性反馈移位寄存器中的一级寄存器的状态用a表示，a=0或1，i=整数。反馈电路的连接状态用c表示，c =1表示此线接通（参加反馈），c=0表示此线断开。不同长度的m序列由不同的线性反馈结构决定，可以用n次本原多项式进行表示：F(x)=。其中C为第i级的反馈系数，取值为1或0。x仅指明其系数（1或0）代表c的值，x本身的取值并无实际意义，也不需要去计算x的值。例如，若F(x)=1+x+x，则它仅表示x，x和x的系数c=c=c=1,其余的c为零。表6-1为部分本原多项式系数，其中列出的整数表示反馈系数为1的级数。

本文通过修改线性移位寄存器的反馈网络并用FPGA器件构成全状态伪随机序列发生器，分析了8位全状态移位型计数器的实现过程，并用FPGA实现，依据同样的方法不难得到N位全状态移位型计数器的反馈网络逻辑函数。同时将多位同步计数器的设计转化成一位反馈函数的设计，简化了设计过程,缩短了设计周期,具有极大的现实意义。充分发挥了非线性反馈移位寄存器结构简单、速度快的特点，具有体积小、功耗小、无干扰噪声、可靠性高、状态利用率高等优点。同时可以根据需求调整序列长度以及时钟脉冲周期, 既可以作为信号源单独使用，也可以作为一个电子系统的测试信号部分在系统相关辨识中起着非常重要的作用。

目录

摘要 I

ABSTRACT II

第1章 引言 1

1.1 背景介绍 1

1.2 研究内容 1

第2章 伪随机序列简介 3

2.1 伪随机序列概述 3

2.2 伪随机序列前景及其应用 4

第3章 可编程逻辑设计技术 5

3.1 可编程逻辑器件的发展过程 5

3.2 可编程逻辑器件的分类 6

......

第4章 VHDL语言开发工具——Maxplus II简介 10

4.1 概述 10

4.2 Max+plusⅡ功能简介 11

4.3 Max+plusⅡ设计过程 16

第5章 移位寄存器 18

5.1 移位寄存器的工作原理 18

5.2 反馈移位寄存器 20

第6章 全状态伪随机序列发生器的实现 23

6.1 m序列简介 23

6.2 m序列发生器的原理 23

......

第7章 结束语 30

致谢 31

参考文献 32