本文仅给出DSP（TMS320C6202）与一片FLASH（AMD29VF040）的连接图，如图２。由DSP的相关输出管脚控制FLASH的擦除和读写。C6202的EMIF含有四个CE空间寄存器，由于ROM加载程序是从CE1空间搬入的，因此DSP的/CE1与FLASH的片选/CE相连。图2.1只用到DSP的低8位数据线，如果自加载方式设置为16位或32位，可以通过DSP最低两位EA1和EA0的译码BE[3:0]片选，或者选用16 bit或32 bit的FLASH。

本次设计成功的实现了基于FPGA下的DSP配置和译码电路设计，并总结了以下几个要点：
1． DSP的启动必须不依赖于FPGA，这在单板设计时需要特别考虑的。即DSP子系统应在FPGA被配置前可独立运行并访问所需资源。DSP对FPGA进行配置所需的资源很少，一般来说，仅RAM和BootROM的访问而已。当然，其他挂在DSP总线上的设备必须处于非访问态，FPGA所控制的设备也应处于非工作态或不影响其他设备工作的稳定态。
2． 为了实现FPGA的在线升级，存放FPGA配置数据的区域必须是CPU可重写的
3． 利用DSP配置FPGA，在使用者的主观感觉上会觉得FPGA"起来"得比较慢。这是因为FPGA的配置要等DSP启动完成后才进行。因此，应充分考虑FPGA所控制的设备在FPGA被配置完成前处于非工作态或不影响其他设备工作的稳定态。
4． 关于配置数据占用空间的问题。对于Altera的FPGA来说，每个确定型号的器件，配置数据的长度是一定的（和设计逻辑无关）。因此，一旦确定了FPGA的型号，配置数据占用ROM的空间也可以在设计中确定。
5． 在使用中请保留下载电缆插座，以加快调试进度。
6． 下载成功后，软件应有指示，便于维护。
7． 要从系统的角度考虑现场升级，保护好FPGA数据。
8． 单板调试时电缆下载的问题。为了兼容两种下载方式，需要电缆下载时，可在CPU程序中跳过配置程序。
9． 如果单板有可能使用电缆下载，必须考虑DSP的I/O能否忍受下载电缆信号电平。
 
目录
摘要
Abstract
1 绪论..5
1.1EDA技术的构成..5
1.2VHDL语言....5
1.3任务的提出..5
2 介绍TMS320C6202....8
2.1TMS320C6202概述8
2.2C6202的ROM引导模式8
2.3硬件设计...9
2.4软件设计..10
2.5系统初始化..10
2.6初始化变量..11
2.7烧写FLASH....12
2.8TMS320C6202供电系统设计..13
2.9电源检测..15
3 基于MAXPLUSⅡ环境下的七段译码器设计17
3.1设计要求17
3.2具体实现.18
3.3设计步骤..18
4 基于FPGA下的DSP配置..22
4.1配置基本原理..22
4.2配置电路的连接.25
4.3配置时序说明..25
4.4配置文件的使用..28
4.5编程文件格式的转换.28
4.6配置过程描述..29
结论...31
参考文献..32