首先分析ADS5422的工作时序图，如图3-2所示，其中t1为采样时钟上跳沿到输出数据无效之间的时间间隔，即数据保持时间，其大小为3ns。查看IDT72V2113的相关文档可知，对其进行写操作时，数据线的保持时间大于1ns即可满足要求。因此，ADS5422与IDT72V2113之间的时序配合可以采用以下简单的实现方法：ADS5422的采样时钟和IDT72V2113的写时钟采用同一个时钟源，这样，每一个时钟的上跳沿，ADS5422进行模数转换，同时将上个时钟周期内输出的采样数据存储到DT72V2113内部。

通过对USB2.0接口和DSP组成的高速数据采集系统学习和研究，使我对其有了更深的了解。同时也学习了分析电路、设计电路的方法和步骤，培养了一定的制图能力。在设计中虽然还存在一定的问题，但设计基本上达到了要求。在设计过程中，通过大量的查阅资料，认真研究教材，并向指导教师请教很多问题，使自己对课题有了更为深刻的理解。基于USB2.0接口和DSP组成的高速数据采集系统可以得到精确的数据，克服了使用高精度传感器价格昂贵的缺点，节省了开销。对这种技术无论是在理论上还是在知识方面都还不是很成熟，所以有必要对这样的数据采集系统做更进一步的研究。

图中，4片IDT72V2113经过字长和字深扩展形成2MB的数据输入缓冲，输入数据总线（D0～D15）、输出数据总线（Q0～Q15）、读使能（REN）、读时钟（RCLK）、写使能（WEN）、写时钟（WCLK）和将空标志信号（PAE）是由4片IDT72V2113的相应信号组合形成的；XCE3为外部扩展总线（XB）的空间选择信号，XFCLK为外部扩展总线（XB）的输出时钟，EXT_INT4是C6203B的外部中断信号4，DX0用作通用输出口，控制IDT72V2113的写使能信号。