本文是针对目前存储器的设计现状，通过VHDL语言来设计存储器，利用VHDL强大的硬件设计功能，来实现存储器的功能。
随着设计工艺的提高，存储器性能现在也有显著提高，但在进行实际的电路设计前，都需要利用像VHDL这种模拟软件进行逻辑设计，这样即能节省设计的时间，而且能够节省大量的设计成本，所以已经成为现在设计的主流。
利用硬件描述语言VHDL设计出一个较完整的存储系统，其中包括高速缓冲存储器，主存储器，主要完成存储器和DRAM存储控制器的设计和仿真，存储器完成随机存储器，只读存储器和高速缓存的设计。存储控制器主要完成译码器，计数器，多路选择器和cache和DRAM控制器状态机的设计。并对各个部分进行仿真。
在设计中。采用数字电路设计方法利用硬件描述语言VHDL在MAXPLUS平台上进行的逻辑电路设计，程序设计以及波形仿真。
该章主要进行了DRAM控制器的设计,对控制器的各个结构部分进行了分析和设计.包括地址刷新,定时刷新,地址变换和控制信号发生器.进行了控制器的工作流程设计,并用VHDL实现和仿真.
经过这几个月来对微机存储系统的分析、设计，使我对计算机存储系统有了全面的了解与认识，同时对存储系统的各个组成部分做了具体的解剖。
在本次存储器的设计中，通过查阅大量相关资料，对存储系统的各级结构和控制电路有了更深的了解，完成了各级存储器和控制电路的功能设计。本次设计的要是根据存储器的基本结构和工作过程设计的简单的存储器和控制器，主要根据芯片的外属性定义的端口来描述其逻辑功能，忽略了物理级的设计。


本电子电气通信自动化毕业设计“微型计算机系统—存储器设计”论文由清风毕业设计网[www.lunwen550.com]征集整理！