鉴于CPLD器件在编程领域的强大功能，本设计采用CPLD器件进行QPSK的调制。

我的主要工作为:

1.查阅相关文献，了解QPSK调制解调的原理；

2.熟悉在MAX+plusⅡ环境下用VHDL语言编程；

3.在MAX+plus II编译环境下，用VHDL语言编写QPSK调制器的程序，编译调试通过得出仿真波形；

4.选择ALTERA EPM7064SLC-10和EPM7032SLC-10芯片，进行管脚配置，并且将相关的程序下载到CPLD元器件上；

5.将仿真波形与同组另一同学做出的实际波形进行比较；

通过多方面搜集资料，以及灵活运用以前所学的知识，熟练掌握了QPSK调制与解调的基本原理，VHDL语言的编程规则与运用，MAX+plusⅡ软件的应用，并在此基础上实现了基于CPLD的QPSK调制电路的设计。这次设计，我都是在不断地“构思—实现—改进—再构思—再实现”中一步一步循序渐进地完成本次设计的。在本次设计中,遇到了以下问题：

(1)在编写分频程序的过程中,寄存器的位数不够不能一次完成对4MHZ时钟4K分频。

(2)在模拟仿真过程中,由于仿真的时间太短造成波形不能完整的显示

(3)在发点过程中,出现不该出现的点。

(4)在D/A0832转换器中，对WR1引脚输入时钟的选择。 

(5)在分配引脚的时候没有考虑到有些引脚不能做输入/输出口,在对CPLD芯片进行烧写时出现错误。

在本次设计中还存在诸多问题,所以在今后的学习和工作生涯中，我还必须加倍努力，争取采用更好的方法使自己的设计更加完善，使其功能更强，测量更准确。

目录

摘要 I

ABSTRACT II

第1章 引言 1

1.1 背景 1

1.2 研究内容 1

第2章 系统总体设计 3

2.1 QPSK调制的原理 3

2.2 总体设计 3

第3章 软件设计及仿真 5

3.1 基带信号产生模块 5

3.2 QPSK调制器模块 8

第4章 系统测试 14

4.1 时钟信号和基带信号测试 14

4.2 调制模块测试 16

4.3 D/A模块测试 16

第5章 结束语 18

致谢 19

参考文献 20