结论
快速哈达玛变换（FHT）是数字信号处理中的基本变换之一，在移动通信、多媒体编解码中得到了广泛的应用。哈达玛变换同傅立叶变换一样，随着计算长度的增加，实现复杂度急剧增长，因此研究其快速实现结构，以及低复杂度实现电路具有重要意义。本文在研究哈达玛变换及其快速算法的基础上，分析了哈达玛变换的全并行结构，并根据其结构特性提出了哈达玛变换(FHT)的快速算法，快速算法的设计主要是从折叠结构出发。
本文介绍了级间折叠和两点折叠这两种折叠结构。对于16点的FHT在FPGA中的实现而言，级间折叠结构所消耗的资源近似为未折叠的一般结构的1/4，但级间与级内部折叠结构却并没有节省多少资源，这是由于复用引入了大量的数据选择器，而这些数据选择器的个数在FHT的输入点数比较少的情况下相对是比较多的，从而使得节约的资源并不明显，甚至在合并输入和结果寄存器后，资源消耗比一般的未折叠结构还要略多一些。
当然在ASIC实现时，这种“资源浪费”的情况相对小些，因为ASIC实现某些逻辑时要比FPGA灵活。所以，在选择用级间折叠结构的时候并没有很好的达到资源节约的目的，特别是在点数少的时候，当然在点数比较大的时候，比如64点或是256点的时候这种折叠结构也是可以很节约资源的，另外就是还可以通过使用两点FHT折叠结构来实现，这样的结构是比较节约资源的，这种结构在几种折叠结构是最节约资源的，本文对这几种折叠结构进行了对比。
结果表明在点数较多时用全并行结构实现哈达玛变换时的运算量很大，在用快速算法后运算量大大降低，在使用级间折叠时可节约资源数目，在使用两点折叠时可节约资源数目 从而可以达到大大节约资源的目的。因此，不难预见当输入点数较大以及输入位宽较大时，采用级间与级内部折叠结构对减少资源的改进要明显，这点可以通过将相同结构用于64点、甚至256点FHT中得到验证。
在整个毕业设计过程中，在现有的设计基础上，可以把级间折叠跟两点折叠相结合，先是采用级间折叠，再在每一级里采用两点折叠，这样则可以达到更节约资源的目的。


本电子电气通信自动化毕业设计“快速哈达玛变换设计与实现”论文由清风毕业设计网[www.lunwen550.com]征集整理！